Aktueller Inhalt von w0mbat

SMT kostet so 5-8% mehr Transistoren und bringt im Schnitt 20-35% mehr MT-Leistung. Es gibt einen Grund, wieso Intel SMT wieder zurück bringen wird. Im Enterprise Bereich kann SMT aufgrund von Sicherheitsaspekten bei der Virtualisierung und Pro-Thread-Lizenzkosten manchmal ein Nachteil sein.

Die letzten +4 sind für Spiele mMn irrelevant, das sind ja LP-cores, vermutlich auf dem SoC tile. Zen 6 soll ja auch extre LP-cores haben. Die werden von standard Anwendungen wohl eher nicht genutzt. Man hätte hier also 6 P- & 12 E-cores. Beide ohne SMT. Geht schon. Aber klar, nicht so elegant...

Ich mach ein paar Dinge: competetive analysis für Halbleiter (also teardowns, die shots, chipanalysen, floorplanning, etc.), dann Berate ich Kunden in diesem Bereich bzw. mache sogenannte "expert calls" (zB für Hedgefunds oder sell- und buyside Banken) und dann mach ich drum herum social media dazu.

Holt, was ist denn dein Job? Also abgesehen von im HWLuxx zu posten ;) Edit: ernst gemeinte Frage

Für alle 52-Kerne gleichzeitig wird DDR5-6400 zu wenig sein. Aber für die "kleine" 28C Variante?

Intels P-Kerne sind groß und Hungrig, aber auch schnell.

Keine Ahnung. bLLC sollte etwas helfen, aber ich hab die CPU nicht und mach auch keine Benchmarks, Ich denke, verhungern wird sie nicht.

Keine Ahnung wer am Ende vorne liegt. Wenn Zen 6 die erwarteten IPC und Taktsprünge wirklich hinbekommt, dann sieht es sehr gut für AMD aus. Aber ein großer NVL mit fettem bLLC auf dem Chip könnte auch sehr, sehr schnell sein. Man muss doch nur schauen, wie gut schon ein 270K Plus performt.

Die Frage ist doch, wie war die Planung von Intel und wie viel 18A Kapazität hat man wirklich. Intel hat ja LNL und ARL nicht aus Spaß bei TSMC fertigen lassen, sondern weil sie keine andere Wahl hatten. Bei PTL sieht man wieder eine teilweise Rückkehr zu IFS, das compute tile is immer 18A und...

Du hast keine Ahnung was genau das ist, die TSMC Roadmap ist nur ungefähr, Prozesse können deutlich früher oder später kommen. Manche Prozessschritte werden auch von einer sub-node zur anderen überführt, andere wieder nicht. Und für große Kunden werden sogar extra design rules definiert. Wie man...

N2 ist nicht für smartphones an sich optimiert, das kommt ganz darauf an welche libs du nutzt, wie du das allgemeine RTL design aufbaust und wie du die critical paths baust. Und in FAB 22 laufen gerade TSMCs 2nm chips vom Band. Keine Ahnung ob das jetzt base N2, N2P oder N2X ist. Das weiß, außer...

Nein, ich habe mich nicht vertippt. FAB 22 stellt N2 her, dort laufen NVL-S tiles vom Band. FAB 52 ist die Intel FAB in Chandler, wo aktuell 18A produziert wird. Ich weiß nicht was alles in FAB 52 vom Band läuft, also abgesehen von PTL und CWF tiles. Kann sein, dass da auch external IP läuft, da...

Der "preliminary support" kommt meist, wenn man durch direkte Kanäle erste Infos bekommt, das sind keine offziellen Dokumente. Da geht es meist um die ersten Eintragungen in irgendeinem code. Der erweiterete Support basiert dann häufig wirklich auf der direkten Erkennung, also entweder Samples...

FAB 52 in Chandler produziert aktuell beide PTL compute tiles sowie das CWF compute tile, Intel hat aktuell einfach gar nicht genug 18A Kapazität um zusätzlich NVL-S in 18A zu bringen. Es ist zwar nicht unmöglich, dass (zB etwas später) ein kleines die auch in 18A kommt, aber das wird nichts mit...

Ich gehe davon aus, dass Zen 6 für den Desktop zur CES 2027 angekündigt wird und dann etwas später auf den Markt kommt. Sollte Intel NVL-S bLLC deutlich früher ankündigen, könnte AMD auch schon etwas schneller mit Infos rausrücken, aber es sieht nach sehr ähnlichen Zeitplänen aus. Sowohl NVL-S...