Aktueller Inhalt von smalM

"Nach diesem Prinzip arbeiten heute alle modernen x86-Prozessoren." Ich möchte es mal nett formulieren: Humbug! Die Microarchitektur moderner CPUs mit ihren µOps hat nichts mit RISC zu tun. Auch bei denen nicht, die einen RISC-Befehlssatz haben.

Schuß ins eigene Knie.

Die Node-Abfolge N2 --> N2P (= mit BPDS) wurde offensichtlich von den Mobile-SoC-Produzenten abgewinkt. Für die hat TSMC dann einen klassischen Optimierungsschritt eingeschoben, ebenfalls N2P genannt, während der ursprüngliche N2P zu A16 wurde. Zusätzlich wird es 2028 auch noch einen A14 ohne...

@Onkel Föhn Wie man sieht, die Zukunft wird immer unschärfer und schwindet dahin. 😉

50 Minuten Fahrt auf der anderen Seite von Phoenix: Einmal dran vorbeigefahren?

Intel Chandler und TSMC Tainan (Fab 6, 14 und 18 sowie Fab AP2)

Ich habe den Eindruck nicht durch Medien, ich habe den Eindruck durch Teilnahme am Straßenverkehr.

Bin ich der einzige, der den Eindruck hat, in den letzten Jahren würden Verkehrsregeln immer mehr nur noch als völlig unbedeutende Vorschläge betrachtet, die man jederzeit mißachten kann?

Ich empfehle einen Blick in die Bilanzen, statt sich von Goole KI irgendwas erzählen zu lassen. 1758871459 Zukünftig in der Backend Fab in Phoenix, Arizona. Phase A soll zusammen mit der zweiten Bauphase von Fab 21 entstehen, Phase B zusammen mit der dritten Bauphase. Plus ein Entwicklungszentrum.

MS erwarb stimmrechtlose Aktien für 150 Mio.$. Eine Petitesse.

Hier geht es aber nicht um Implementierungen in wie auch immer gestaltete Endgeräte, hier es nur um die SoCs. Es gibt übrigens Benutzer, denen die Auslegung der SoCs auf hohe Burstleistung entgegenkommt, weil es ihrem Anwendungsverhalten entspricht.

Wer sich selbst ein Bild machen möchte: Apple A19 Pro ST Apple A19 Pro MT Mediatek Dimensity 9500 ST Mediatek Dimensity 9500 MT Qualcomm Snapdragon 8 Gen5 ST Qualcomm Snapdragon 8 Gen5 MT Samsung Exynos 2600 ST Samsung Exynos 2600 MT Über die Validität der Einträge kann sich jeder selbst...

Wie man von "dritte Generation der 3-nm-Fertigung" auf N3E kommt, erschließt sich mir nicht so ganz. Es wird eine weitere Entwicklungsstufe von N3 sein, die genau auf Apples Bedürfnisse zugeschnitten ist. Ich würde mal davon ausgehen, daß N3P dafür die Basis bildet.

Das ist nur ein Beispiel mit der jeweils z.Z. verfügbaren neuesten Version GDDR/LPDDR.

GDDR7 x 192b und LPDDR5X x 256b