AMD Bulldozer - Next Generation new CPU Architecture - Sammelthread

[Duplex]

AMD Bulldozer - Sammelthread



Der schnellste Single/Multi-Thread-Prozessor ?


AMD wird 2011 eine ganz neue Prozessorarchitektur erstmals seit K7 Zeiten auf den Markt werfen. Diese hört auf den Namen "Bulldozer" und wird wohl der größte Schritt seit vielen vielen Jahren werden.
Bulldozer wird der eigentliche Phenom werden, denn die beiden Vorgänger waren nicht das, was sie für AMD sein sollten, auch wenn sich Version II des Phenom trotzdem gut machte.
Bulldozer soll AMD wieder an die Spitze bringen mit einer deutlich veränderten neuen Architektur.

Was ist Bulldozer und wie ist er aufgebaut?

Bulldozer ist ein Prozessor, der mit 8 Kernen im Desktop-Markt bestückt werden wird, im Serverbereich mit 16 Kernen.
Intern kommen mehrere Module zum Einsatz, die je 2 reale Prozessorkerne besitzen. Diese 2 Prozessorkerne haben jeweils 4 Pipelines, die Hälfte davon für ALUs. AMD kann die Anzahl der Kerne einfacher gestalten. Braucht es 8 Kerne, so werden 4 solcher Module zusammengekoppelt und der Prozessor meldet sich dann als Achtkernprozessor.
Jeder einzelne Modul hat intern 2 Kerne, ähnlich wie Intels SMT, nur mit dem Unterschied, dass jeder Bulldozer Kern jeden Thread mit eigens reservierter Hardware verarbeiten darf und so die Verarbeitung schneller ausführen kann. SMT von Intel kann nur mit gemeinsamer Hardware Threads verarbeiten. Bei AMD heißt die Technik CMT und soll beim 2 Integer Core pro Modul 80 % Leistung erziehlen und dabei nur 12% Fläche kosten, AMD wird diesen 2. integer im Modul als Core vermarkten. Im vergleich Intels SMT kostet 5% zusätzliche Fläche, erziehlt aber nur 5-25%, dieser wird bei Intel als zusätzlicher Thread im Taksmanager angezeigt, bei AMD ist der 2. zusätzliche Thread ein Core im Taskmanager, Windows sieht 8 Kerne & 8 Threads, Multi Thread Anwendungen arbeiten mit diesen 8 Cores.





Jeder der 2 Kerne eines Moduls, hat einen eigenen L1 Cache sowie einen eigenen Scheduler. Der L2 Cache ist aber getrennt, sprich beide Kerne teilen sich hier einen gemeinsamen L2 Cache. Beim AMD K8 hatte noch jeder Kern einen eigenen L2 Cache.
Jeder der einzelnen Module hat eine eigene 128-Bit-FPU für Gleitkommazahlenberechnungen. Ebenfalls mit dabei ist natürlich der L3 Cache. Hier nutzen alle Module zusammen (egal wie viele) einen gemeinsamen L3 Cache, der recht hoch ausfallen dürfte.
Durch diesen neuen internen Aufbau ist ein Bulldozer, einem Phenom II mit seinen "nur" drei Integer-Pipelines und einer FP-Pipeline pro Kern überlegen.

Bei einem 8 Kern Prozessor mit 4 Modulen pro 2 integer würden also 8x L1 Cache vorkommen (jeder integer hat ein eigenen L1 Cache, 4x L2 Cache (pro Modul ein L2 Cache), 1x L3 Cache für alle Modulen und 4x FPUs Unit (pro Modul eine FPU).





Bulldozer wird von AMD speziell für Multithreading entwickelt. Durch den Aufbau mit 2 Kernen pro Modul will AMD sehr hohe Multithreadleistung erzielen.
Mehrere Threads sollen effektiver auf mehrere Kerne verteilt werden und so schneller bearbeitet werden. Es wird interessant zu sehen sein, wie AMD das umsetzt und wie schnell die Kerne sind.





AVX

Eine FPU pro Modul, die sich beide Kerne teilen müssen ist 256Bit breit, beherrscht Intels AVX Instruktionssatz und kann sich bei kürzeren Befehlen in 2x128Bit splitten (und damit dann 2 128-Bittige Befehle gleichzeitig ausführen). Diese FPU ist als FMAC (Fused Multiply Accumulate) ausgelegt und kann daher eine Multiplikation und eine Addition in einem Rutsch ausführen. Des weiteren wird spekuliert dass sie um die Effizienz zu erhöhen, auch direkt als 1 Multiplizierer & 1 Addierer arbeiten kann.


Fertigung

Bulldozer wird im 32nm Prozess bei Globalfoundries produziert, das erste TapeOut von Bulldozer soll gegen ende 2009 stattgefunden haben.

Der Prozessor wird voraussichtlich ein DDR3-1866 oder 2133 Speichercontroller besitzen.


Desktop

Für den Desktop Markt kommt Zambezi, für die Desktop CPUs braucht man ein Socket AM3+ (Dual Channel) Mainboard


Server

Für den Server Markt kommt Interlagos/Valencia, für diese Server CPUs braucht man ein Socket C32 (Dual Channel) oder G34 (Quad Channel) Mainboard.

Update 09.11.2011



Desktop Roadmap




Server Roadmap



Zambezi Desktop Roadmap



Am Anfang machen 2 Modelle den Anfang

[odes]

danke, schöner thread :-)

[Ende August]

Schöner Aufbau und super erklärt.
Das ist auf jeden Fall ein wert.

@Topic
Das hört sich sehr vielversprechend an.
Vielleicht haben wir dann endlich wieder – zumindest leistungstechnisch – zwei gleichwertige Prozessorhersteller.

[!_!Mr.Q!_!]

=) freu mich schon mal sehen was das wird!

[Duplex]

Danke

[WoD]

Quellenangabe fehlt!!

Sind das brandaktuelle News oder schon länger bekannte Info?

[Duplex]

Die news stammen vom Q4/09, AMD Analyst Day

[-WATC-]

Wie wahrscheinlich ist es, das "AMD Fusion" auf Bulldozer aufbaut also klar die erste Generation wird auf "Phenom 2" aufbauen aber danach ?^^

[Duplex]

Fusion hat hier nichts zu suchen, hier geht es nur um Bulldozer CPU (die 2. Liano Generation besteht aus BD & neue IGP ATI Architektur)

[Y0sHi]

übersichtlich und gut erklärt danke für die mühe

freu mich schon auf 2011 ^^

[Unrockstar]

Der thread ist wirklich super aufgebaut und gut erklärt, Hast dir das redlich verdient

[Chrom X6]

Hi

Danke für den Thread.
Gibts schon genaueres außer 2011? Zwischen Anfang und Ende liegen nämlich einige Monate.

[Duplex]

@Chrom X6

wann genau BD 2011 vermarktet wird, ist noch nicht klar, ende Q3/2010 sollen angeblich BD Samples an die OEM verteillt werden.

[St3fan]

Also das könnte wieder ein rießiger Sprung für AMD werden und dann wird glaub ich auch Sandy Brigde keine Chance haben. War halt bis jetzt so wenn AMD eine ganz neue Architektur herausgebracht hat hatte Intel einmal eine Zeit lang zu kämpfen um sie wieder einzuholen...

Freu mich schon rießig...

[mr.dude]

Nun ja, keine Chance ist relativ. Bulldozer ist halt eine hocheffiziente Architektur, ausgelegt auf Durchsatz. Das Problem ist nur, das trifft vor allem dann zu, wenn alle Kerne ausgelastet werden, wie das bei Servern die meiste Zeit der Fall ist. Bei Desktops sieht es ein bisschen anders aus. Da ist Multicore Unterstützung immer noch im Entwicklungsstadium. Und da wird auch Sandy Bridge seine Chancen haben.

@Duplex
Danke, schöner Thread. Ich würde ihn dennoch umbenennen. Weder offiziell noch inoffiziell nutzt AMD die K-Namen. Mein Vorschlag:

AMD Family 15h: Bulldozer (Phenom II Nachfolger 2011) - Sammelthread

[neowkewl2k]

sehr schöner thread, so wie ich das von dir gewohnt bin werden ssicherlich auch aktuellste news von BD hier auf der ersten seite landen oder? 1. sahne auch ein thnx von mir...

[Duplex]

@mr.dude
ich finde den Namen so OK, auch wenn es das K nicht mehr gibt 15 Familie stimmt.

@neowkewl2k
richtig, aktuelle News werden bei gelegenheit aktualisiert

[Mini_]

Schön finde ich, daß vsl. kein neues Board erforderlich ist, bei Intel wäre sicher ein neuer Sockel fällig... Aber 'mal schauen, ob die anvisierte Prozessor-Mehrleistung in der Praxis auch tatsächlich erreicht werden kann.

[Romek]

sag bloss, der BD geht auch auf einem AM2+ Board. Das wäre fantastisch

[Mystic-Car]

Wird mit sehr hoher Warscheinlichkeit nicht der Fall sein.

Der Prozessor wird ein DDR3-1866 Speichercontroller besitzen und AM3 Support bieten, man braucht kein neues Board. {'Quelle': 1. Post}

Also anscheinend ein reiner DDR3 Controller und kein Zwitter mehr.


Grüße

[DiePike]

Der Prozessor wird ein DDR3-1866 Speichercontroller besitzen und AM3 Support bieten, man braucht kein neues Board. {'Quelle': 1. Post}

Hip Hip Hurra !

[Duplex]

wie man auf der Folie sieht AM3 & DDR3, ich denke nicht das AMD noch ein DDR2 Controller intregriert, ist aber nicht ausgeschlossen, der DDR4 kommt erst frühestens 2012, vielleicht hat die erste BD Rev. sogar noch ein DDR2 Controller.

[mr.dude]

Kann man zu 99,9% ausschliessen. Das Design ist wie gewöhnlich für Server konzipiert. Und G34/C32 benötigen keine DDR2 Kompatibilität.

[Duplex]

stimmt G34 ist auf DDR3 Quad Channel optimiert, die Bulldozer Desktop Versionen sind ja auch Enthusiast mit großer Bandbreite, DDR2 könnte bei Multithread Anwendungen limitieren. Technisch ist aber DDR2 weiterhin möglich, für die erste BD Desktop Version ist AM3 weiterhin standard.

Für Fusion kommt ja 2011 eiin neuer Socket, die 2. Bulldozer gen. mit IGP müsste dann bei den neuen Sockets FS1 zum einsatz kommen

[Opteron]

sag bloss, der BD geht auch auf einem AM2+ Board. Das wäre fantastisch

Ne Du, das wär dann für 8 CPUs = Threads wirklich kein Spass mehr ... Der K15 bekommt ziemlich sicher 941 AM3 Pins verpasst, sodass die nicht mehr in AM2+ passen.

Die aktuellen AM3 CPUs haben nur 938 Pins, um in beide Sockel zu passen.

Edit:
Aja, K15 bekommt Macro Op Fusion:

- Exploit opportunities to generate cmp-jmp instructions instead of
inc/dec-jmp instructions since Bulldozer can do cmp/jmp fusion.

http://citavia.blog.de/2010/04/30/bu...-info-8484302/

Was das ist kann man bei alten Core Artikeln nachlesen, z.B. hier:

Additionally, as Figure 4 indicates, the Intel Core front-end introduces a new feature that is referred to as macro-op fusion. Within Intel, x86 instructions are called macro-ops, while the internal instructions are called uops. Macro-op fusion lets the decoders combine two macro instructions into a single uop. Specifically, x86 compare or test instructions are fused with x86 jumps to produce a single uop and any decoder can perform this optimization. Only one macro-op fusion can be performed each cycle, so the maximum decode bandwidth is really 4+1 x86 instructions per cycle. Macro-op fusion maps particularly well to the familiar if-then-else statement, which is a very common programming construct. Although Intel declined to comment, some estimates indicate that macro-op fusion can reduce the number of uops by 10%.

The benefits of macro-op fusion are readily apparent. Reducing the number of uops improves performance in two ways. The first is that fewer instructions are executed, which directly increases performance. Secondly, out-of-order execution becomes more effective since the out-of-order scheduling window can effectively examine more of the program at once and find more instruction level parallelism (ILP). Of course, these benefits are very similar to those from uop fusion, but improving a different class of instructions. Perhaps the most ironic part is that in some ways, macro-op and uop fusion are really making x86 MPUs interally more CISC-like, and less RISC-like

http://www.realworldtech.com/page.cf...0906143144&p=4

Einzige Stilfrage ist, ob bei AMD auch das Limit auf 1 Fusion besteht. Ich denke mal eher nicht, denn in den Patenten sind die 4 Decoderblöcke (bestehend aus 1simple+1complex) relativ eigenständig. Die maximale Dekodbandbreite wäre in dem Fall dann 4+4 x86 Intr. pro Takt.

ciao

Alex