Werbung
Zuletzt fokussiert sich Tesla in der Entwicklung der eigenen Chips auf den Automotive-SoC AI5. Dessen Entwicklung soll nun abgeschlossen sein und die Fertigung bei TSMC und Samsung kann beginnen.
Der AI5 soll laut Elon Musk in etwa die Rechenleistung eines Hopper-Chips von NVIDIA erreichen. Zwei dieser Chips sollen auf das Niveau eines Blackwell-Chips kommen. Dabei dürfte sich Musk auf die Rechenleistung bei niedrigen Genauigkeiten beziehen. Im Vergleich zu den Chips von NVIDIA soll der AI5 aber deutlich günstiger sein und weniger verbrauchen.
Nun, da die Entwicklung des AI5 abgeschlossen ist, soll die des Dojo-3 neu anlaufen. Vor einigen Monaten hieß es, dass dessen Entwicklung eingestellt sei und man auch mit dem AI5-Chip die notwendige Rechenleistung für das KI‑Training erreichen werde. Offenbar ist Tesla nun auch auf der Suche nach neuen Mitarbeitern in diesem Bereich.
Datenschutzhinweis für Twitter
An dieser Stelle möchten wir Ihnen einen Twitter Feed zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Twitter setzt durch das Einbinden des Applets Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf diesen Feed. Der Inhalt wird anschließend geladen und Ihnen angezeigt.Ihr Hardwareluxx-Team
Tweets ab jetzt direkt anzeigen
Wie genau der Dojo-3 aussehen wird, ist nicht bekannt. Teslas D1 war der erste hauseigene Chip für das Training von KI-Netzwerken und sollte in den eigenen Rechenzentren eingesetzt werden. Technisch handelt es sich um einen 64-Bit-Superscalar-Prozessor mit Matrix-Einheiten und SMT4, optimiert für FP32, BFP16, CFP8 sowie INT32/16/8. Gefertigt wurde der Chip bei TSMC in 7 nm und umfasste 50 Milliarden Transistoren. Zur Skalierung werden 25 D1-Chips in einem 5x5-Modul ("Training Tile") kombiniert; zwölf Tiles bilden ein Rack, und zehn Racks sollen zusammen den Dojo-Supercomputer ergeben.
Zum Dojo-2 ist weniger bekannt. Das grundsätzliche Prinzip wurde aber beibehalten, allerdings setzte man mit Dojo-2 auf einen Waferscale-Chip – heißt die Chips wurden auf dem Wafer nicht mehr getrennt, sondern verbleiben auf diesem und werden auch als solche eingesetzt.
