Ice Lake und Cooper Lake sollen Multi-Chip-Designs sein

Veröffentlicht am: von

intelBereits mehrfach gab es Hinweise darauf, dass Intel mit einer der nächsten CPU-Generationen auf ein Multi-Chip-Design wechseln könnte und damit dem monolithischen Ansatz endgültig den Rücken kehrt. Dies hat man im Grunde bereits getan, denn bereits heute bietet Intel Xeon-Prozessoren mit integrierten FPGAs, für die Cascade-Lake-SP-Generation gibt es identische Pläne und ein Cascade Lake-AP wurde ebenfalls als MCM-Design ins Gespräch gebracht.

Um dem 10-nm-Prozess noch etwas mehr Luft zu verschaffen schiebt Intel zwischen Cascade Lake und Ice Lake noch Cooper Lake in 14 nm ein. Während Cascade Lake noch ein klassischer Skylake-Refresh ist, gibt es bei Cooper Lake aber größere Änderungen hinsichtlich der Anordnung der Chips, die sich für Ice Lake fortsetzen soll.

So wird Cooper Lake für Intel offenbar der erste Schritt hin zu einem echten Multi-Chip-Design sein. Im vergangenen Jahr sprach Intel im Zusammenhang mit AMDs EPYC-Prozessoren noch von einem „zusammengeklebten" Produkt, aufgrund der immer größeren Chips und komplexeren Strukturen ist aber davon auszugehen, dass alle großen Chiphersteller früher oder später auf ein Multi-Chip-Design setzen werden. Für Intel steht dieser Schritt nun offenbar im kommenden Jahr bevor und die Entscheidung seitens AMD einen Zeppelin-Die für alle Produkte nutzen zu können, hat sich sicherlich auch ausgezahlt.

Die technische Ausführung der Anbindung und Fertigung erfolgt per EMIB (Embedded Multi-die Interconnect Bridge). Als Protokoll zwischen den Chips verwendet Intel offenbar UltraPath Interconnect (UPI), der von Intel als Nachfolger von QuickPath Interconnect (QPI) entwickelt wird. Sechs UPI-Links sollen die Dies miteinander verbinden. Die Bandbreite kennen wir noch nicht, die Rede ist nur von 10,4 GT/s für einen UPI-Link. Cooper Lake soll irgendwann im kommenden Jahr für Server-Prozessoren erscheinen, Ice Lake soll direkt darauf folgen. Genaue Zeitpläne gibt es noch nicht.