Aktuelles

Ryzen-Vergleich: Vermeer-CCD ist etwas größer und hat mehr Transistoren

Thread Starter
Mitglied seit
06.03.2017
Beiträge
10.559
zen3.jpg
Im Rahmen unserer Test des Ryzen 9 5900X und Ryzen 5 5600X sowie des Ryzen 9 5950X und Ryzen 7 5800X haben wir mehrfach erwähnte, dass die physikalischen Unterschiede der Ryzen-5000-Serie im Vergleich zum Vorgänger gering bis gar nicht vorhanden sind. Nicht nur verwendet AMD weiterhin den Sockel AM4, auch das Package des Chiplet-Designs ist auf den ersten Blick identisch.
... weiterlesen
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.

Nimrais

Enthusiast
Mitglied seit
29.01.2010
Beiträge
3.507
Ort
CH
Kein Shrink beim I/O Die.
Hat AMD noch günstige Kapazität bei GF? :d
 

Richard88

Semiprofi
Mitglied seit
05.11.2020
Beiträge
158
Kein Shrink beim I/O Die.
Hat AMD noch günstige Kapazität bei GF? :d
AMD hat nicht nur Abnahmeverträge bei GloFo die sie zu erfüllen haben, sie haben mehrfach erwähnt dass ein Shrink des I/O Die kaum einen Nutzen hätte. Man würde kaum weniger Strom verbrauchen, oder weniger Abwärme produzieren.

Deshalb macht es keinen Sinn neue Masken herzustellen. Man arbeitet Finanziell sehr effektiv, was auch so bleiben soll.
 

Tzk

Legende
Mitglied seit
13.02.2006
Beiträge
16.155
Ort
Koblenz
Eben. Man muss hier für den I/O Die klar ne Kosten/Nutzen Rechnung aufmachen. Erstens bringt ein Shrink kaum was, weil 7nm teurer sein dürfte als 12nm und darüber hinaus der I/O Die schlecht skaliert. Zweitens bindet das erhebliche Entwicklungskapazitäten für einen I/O Die, der mit der nächsten Generation auf den Müll kommt. Denn für Sockel AM5 braucht man definitiv einen neuen mit PCIe 5.0 und DDR5 Support. Drittens kann man eben diese Kapazitäten bereits heute für die nächste Gen aufwenden, die dann ziemlich sicher in 7nm kommt (und 5nm für die Chiplets).

Davon ab läuft der aktuelle I/O Die mit DDR4-3800 doch sehr anständig. Für die paar Enthusiasten die gerne DDR4-4000++ mit 1:1 IF Takt sehen würden wird man kaum diesen Aufwand treiben ;)
 

Nimrais

Enthusiast
Mitglied seit
29.01.2010
Beiträge
3.507
Ort
CH
Das war kein Vorwurf, eher ne Feststellung ;)
Wenn das I/O Die identisch bleibt bleiben auch die I/O Daten der CPUs gleich. Also RAM Speed (wie @Tzk treffend beschreibt) zum Beispiel. Aber auch die RAM Kompatibiltät dürfte zu 99% gleich bleiben.
 
  • Danke
Reaktionen: Tzk

Shevchen

Urgestein
Mitglied seit
20.01.2011
Beiträge
2.699
AMD will mit nem AGESA Update auch noch die Stabilität möglicher RAM OCs stabilisieren, die hart an der Grenze der FCLK-Stabilität laufen. Da werden sich die Tuner hier wohl austoben dürfen ^^
 

fdsonne

Moderator
Hardwareluxx Team
Mitglied seit
08.08.2006
Beiträge
35.987
Ort
SN
Eben. Man muss hier für den I/O Die klar ne Kosten/Nutzen Rechnung aufmachen. Erstens bringt ein Shrink kaum was, weil 7nm teurer sein dürfte als 12nm und darüber hinaus der I/O Die schlecht skaliert. Zweitens bindet das erhebliche Entwicklungskapazitäten für einen I/O Die, der mit der nächsten Generation auf den Müll kommt.
Das klingt zwar auf den ersten Blick logisch - aber was ist denn "erheblich" in dem Zusammenhang?
Das Ding ist (und da widerspricht dir AMD einfach schon indirekt selbst) - eine Zen3 APU braucht genau das - und wird exakt das auch bekommen. Zudem soll es von diesen APUs ja sogar mehrere geben. Mit Navi? mit Vega? Mal Zen2, mal Zen3. Mal OEM only, mal nicht usw. Da geistert aktuell ne Menge durch die Gerüchteküche.

Ich sag mal so, man stelle sich das eher als eine Art Modularen Baukasten vor. Das was man an Entwicklungsarbeit betreibt, um so ne Zen3 based 5000er APU zu entwickelt, das hätte man entsprechend auch in einen neuen IO Die packen können (unabhängig der Sinnhaftigkeit bzw. des Nutzens!!) -> sodass argumentativ zu sagen, dass man es nicht macht, weil es zu teuer wäre, mMn nicht der richtige Ansatz ist. Ob es was bringt bzw. was es bringt, ist auch schwer zu sagen. Es gibt aktuell keine Vergleiche... Was wir wissen - die Packdichte von der 4000er Ryzen APU ist schon deutlich höher als die einer 7nm GPU von AMD bisher. (Navi müssen wir abwarten). Das waren irgendwo 40-50% mehr Packdichte - inkl. IO Part auf die Summe des Dies gesehen...
Und auch gut höher als die des Chiplets von AMD in 7nm - trotz dass dort Cache in Größenordnungen verbaut ist. Im Umkehrschluss bedeutet das wohl, dass da doch schon eine recht hohe Packdichte möglich ist, wenn man denn will.

Die Gründe, warum man es nicht macht, sind mMn viel eher, dass es einfach keine wirklich viel neueren/besseren Prozesse bei GloFo gibt für solch einen Ansatz - und der Schwenk auf TSMC bedeutet, dass ihnen damit Kapazitäten verloren gehen für die Compute Dies, während meines Wissens nach GloFo "Luft" hat. Es ist mMn weniger technisch begründet als wirtschaftlich organisatorisch, dass sie das so handhaben. Denn mehr Output bringt mehr Umsatz ggü. weniger Output, weil TSMC only und dafür irgendwo bisschen "besser".
 

Tzk

Legende
Mitglied seit
13.02.2006
Beiträge
16.155
Ort
Koblenz
@fdsonne
Die 7nm Module brauchte man ja bereits für Renoir. Ich wollte damit sagen das amd derzeit den i/o die und vermutlich auch viele module des Monolithen für zwei generationen nutzen kann. Sprich zen2+3 nutzen sowohl als cpu als auch als apu viele identische komponenten. Ich vermute das die kommenden apus quasi „nur“ ein renoir aufguss mit neuen kernen sind.

Hätte man aber für zen3 einen neuen i/o die gebracht, dann bräuchte man drei stück in drei generationen und bindet, wie du schon schreibst, auch fertigungskapazität in 7nm bei tsmc. So kommt man aber mit 2 i/o für zen2 bis zen4 hin. Man spart sich also effektiv die entwicklung eines zusätzlichen chips.
 

fdsonne

Moderator
Hardwareluxx Team
Mitglied seit
08.08.2006
Beiträge
35.987
Ort
SN
Ja schon klar - nur ist die Entwicklung von etwas, was sie in der gleichen Ausführung doch eh entwickelt haben, jetzt wirklich ein großes Problem? Ich möchte meinen nicht... Das lässt sich da rauslösen und Baukasten-like einfach neu auflegen. Der Knackpunkt ist dort mMn die Produktionskapazität - und, wo du es eben auch ansprichst, kommt logisch auch dazu, dass sie ja noch 12nm Dies für die Zen2 CPUs brauchen. Die sind ja nicht vom Tisch atm. Vor allem die kleinen laufen ja aktuell noch weiter, weil noch kein Nachfolger. Möglich wäre das aber schon, sodass für mich da weniger der "sie müssten was entwickeln" Punkt im Fokus steht. Vielleicht auch noch so Abnahmekontingente für/von GloFo? Kein Plan... Wäre auch valide.
 

mr.dude

Enthusiast
Mitglied seit
12.04.2006
Beiträge
6.431
AMD hat nicht nur Abnahmeverträge bei GloFo die sie zu erfüllen haben, sie haben mehrfach erwähnt dass ein Shrink des I/O Die kaum einen Nutzen hätte. Man würde kaum weniger Strom verbrauchen, oder weniger Abwärme produzieren.
Bitte nicht schon wieder. AMD hat sowas nie gesagt. Natürlich würde ein Shrink des I/O-Chips einiges bringen. Aber darauf lag nicht der Fokus bei Zen 3, wie man hier im Interview mit Papermaster nachlesen kann. Das wird man sicherlich mit einer der kommenden Generationen aber angehen. Da gäbe es ja einige Optionen. Wenn man z.B. Zen 4 in 5nm fertigt, sollten genügend 7nm Kapazitäten frei werden, um I/O-Chips damit zu fertigen. 12FDX von Glofo wäre aber auch eine interessante Option.
 

Richard88

Semiprofi
Mitglied seit
05.11.2020
Beiträge
158
Bitte nicht schon wieder. AMD hat sowas nie gesagt. Natürlich würde ein Shrink des I/O-Chips einiges bringen. Aber darauf lag nicht der Fokus bei Zen 3, wie man hier im Interview mit Papermaster nachlesen kann. Das wird man sicherlich mit einer der kommenden Generationen aber angehen. Da gäbe es ja einige Optionen. Wenn man z.B. Zen 4 in 5nm fertigt, sollten genügend 7nm Kapazitäten frei werden, um I/O-Chips damit zu fertigen. 12FDX von Glofo wäre aber auch eine interessante Option.
Danke für diese Berichtigung.
 

The-Unliving

Enthusiast
Mitglied seit
10.02.2003
Beiträge
533
Ort
Ebersdorf
untershieldliche Struktur und spannungsgrößren führen unweigerlich zu mehr verlustleistungen könnte AMD besser... aber AMD will ja notfallls noch kontern könnnen... Intel natürlich auch deshalb lassen sie sich bei der strukturgröße noch viel zeit bei der umsetzung...
Sweetspot ist immo der 10400F *und ist noch bei 14nm++ *fals richtig erinnere.... und NVME 4.0 noch lange nicht ausgereift.. 4 lanes einfach zu wenig ! ab 8x lanes kommt man fast auf die versprochene leistung lohnt erst ab PCI-e 5 dann evtl genauso wie bei PCI-e 2.0 zu 3.0 oder 3.1 (benutz noch ersteres ! -> 1,5x erhöhung und auch nur bei geringen Datenmengen ! (cache voll ist) weill noch DDR4 !

*Haltbarkeit der komponenten bei niedrigerer strukturgröße nimmt natürlich ab wenn nicht gleichzeitig die anzahl der chips und lanes erhöht wird* ->vieleicht auch denkfehler weis es nicht... (Lastverteilung)

Ein breiterer Bus und nicht nur schneller taktender währe wünschenswert*

Weil weniger Müll wirds dadurch nicht! *Produkzyklen sind bedenkenswert* o_O CPUS sind schon hart zu schredern nachhaltigkeit... und allles wieder aufzubereiten... Handys sieht es schlimmer aus Ich weis !
->3000xt Prozessoren waren unötig !

10400f preisleistung ungeschlagen mit 142,- und geld für ne NVME4.0 was sinnloß ist lohnt auch nicht !

_> Ich warte ab....
 
Zuletzt bearbeitet:
Oben Unten