Hot Chips 2026: Intel nennt Details zu Diamond Rapids

[Holzmann]

 

[Holt]

in Star Citizen

Mache doch bitte dein eigenes Forum für dieses Spiel auf und lass uns damit in Ruhe, erst recht in einem Thread zu Diamond Ridge, also großen Xeon Server CPUs! Außer du kaufst dir einen Diamond Ridge Xeon und berichtest wie Star Citizen darauf läuft.

 

[Schrotti]

Immer wieder die selbe Leier mit SC.

 

[RealMax123]

Durchgefallen ist der bei den Hardcore-Gamern vor allem weil er keinen VCache aufweisst.
Ohne hätte Ryzen mit dem harten FCLK Bottleneck und ungünstigen Speicherteilern bei hohem Speichertakt in Spielen das Nachsehen.

Hardcore-Gamer sind ja nur ein vergleichsweise kleiner Markt, und fürs Casual Gaming oder Hybride Nutzung kann Arrow Lake problemlos mit Non-3D Zen5 Ryzen also 9600X, 9700X und 9900X mithalten.

Ich sehe das Problem der geringen Nachfrage eher daran das die meisten User wohl mit ihren Vorgänger-CPUs egal ob bei Intel jetzt Raptor Lake / Alder Lake / Rocket Lake oder bei AMD Zen4 / Zen3 / Zen2 noch voll zu frieden sind und auch die noch ganz gut mit aktuellen Grafikkarten der oberen Mittelklasse harmonieren.

 

[IronAge]

Immer wieder die selbe Leier mit SC.

Der stottert selbst auf einem 9950X3D2, und die Unterschiede bei den Lows sind eher gering.

Anhang anzeigen 1228259

Im September 2023 hat Gelsinger von Stacked 3D Cache von Intel geblubbert, über drei Jahre später ist das Zeug dann vielleicht irgendwann mal verfügbar. 🐌 🦆

The technology involves expanding the on-die last-level cache (L3 cache) of a processor with an additional SRAM die physically stacked on top, and bonded with the cache's high-bandwidth data fabric. The stacked cache operates at the same speed as the on-die cache, and so the combined cache size is visible to software as a single contiguous addressable block of cache memory.

Pat Gelsinger Says 3D Stacked Cache Tech Coming to Intel

Intel CEO Pat Gelsinger, in the Q&A session of InnovatiON 2023 Day 1, confirmed that the company is developing 3D-stacked cache technology for its processors. The technology involves expanding the on-die last-level cache (L3 cache) of a processor with an additional SRAM die physically stacked on...

www.techpowerup.com