> > > > Hot Chips 28: Weitere Details zur Zen-Architektur von AMD

Hot Chips 28: Weitere Details zur Zen-Architektur von AMD

DruckenE-Mail
Erstellt am: von

Auf der Hot Chips 28 hat AMD weitere Informationen zur Zen-Architektur veröffentlicht und geht dabei auf Bereiche ein, die bisher noch nicht in dieser Form beschrieben wurden.

Zunächst einmal zum Micro-Op-Cache, der in der Zen-Architektur eine der wichtigsten Neuerungen darstellt. Bereits dekodierte Code kann hier abgelegt werden und wird in der Folge in die Micro-Op-Queue überführt. Leider gibt AMD nicht an, wie groß der Micro-Op-Cache und die Queue sind. Um die Queue zu entlassen wird eine Erkennung von Schleifen versucht. Wird oder werden eine Schleife erkannt, wird diese ausgekoppelt und direkt an das Frontend gehängt.

Präsentation zur Zen-Architektur auf der Hot Chips 28Präsentation zur Zen-Architektur auf der Hot Chips 28

Präsentation zur Zen-Architektur auf der Hot Chips 28

Nach diesen Teil unterscheidet sich die Pipeline nun wieder etwas deutlicher von der von Intel. Während Intel einen gemeinsamen Reorder Buffer für Integer- und Gleitkommaoperationen verwendet, trennt AMD diese nach dem Dispatcher auf. Aufgrund der unterschiedlichen Gewichtung können sechs Integer-Instruktionen am Dispatcher verarbeitet werden und vier Gleitkomma-Instruktionen. In den dazugehörigen Registern ist mit 168 Integer- und 160 Gleitkommarestigerplätzen ausreichend Platz vorhanden.

Die Gleitkommaberechnungen werden auf zwei 128 Bit FP-MUL- und zwei FP-ADD-Einheiten durchgeführt. Bei Bedarf können diese zu einem 256 Bit AVX2 zusammenschaltet werden. Derzeit ist noch unklar, ob AMD Fused Multiply Add (FMA) pro Takt ausgeführt werden kann. Intel verwendet bei Haswell sogar zwei dieser Einheiten. Sollte dies bei AMD nicht der Fall sein, dürfte Zen bei entsprechenden Anforderungen eher auf Sandy-Bridge-Niveau liegen anstatt so schnell wie Haswell zu sein.

Präsentation zur Zen-Architektur auf der Hot Chips 28Präsentation zur Zen-Architektur auf der Hot Chips 28

Präsentation zur Zen-Architektur auf der Hot Chips 28

Die Details zu den Caches hatte AMD schon teilweise verraten, führt diese nun aber noch einmal etwas genauer aus. Der L1-Cache ist insgesamt 96 kB groß, teilt sich aber zu 64 kB in Instruktionen und 32 kB in Daten auf. Damit ist zumindest der Instruktionen-Anteil doppelt so groß wie bei Skylake, während der Daten-Anteil die identische Größe hat. Wieder doppelt so groß ist der L2-Cache mit 512 kB. Wichtig ist aber nicht nur die Größe, sondern auch die Geschwindigkeit der Caches. L1- und L2-Cache sollen etwa doppelt so schnell sein, während der L3-Cache sogar um den Faktor fünf zulegen soll.

Präsentation zur Zen-Architektur auf der Hot Chips 28Präsentation zur Zen-Architektur auf der Hot Chips 28

Präsentation zur Zen-Architektur auf der Hot Chips 28

Um den Aufbau und dessen Beschreibung zu vereinfachen führt AMD eine neue Einheit ein: Den CPU Complex. Ein CPU Complex besteht dabei aus vier Kernen mit den L1- und L2-Caches sowie zwei Cache-Segmente zu jeweils 1 MB pro Kern – also insgesamt 8 MB im CPU Complex. Eine CPU aus einem CPU Complex wird mit dem Codenamen Zeppelin bezeichnet und besitzt neben dem CPU-Anteil auch noch zwei DDR4-Speicherkanäle und 32 PCI-Express-Lanes. Allerdings stammen diese Informationen aus unbestätigten Quellen und Leaks. AMD hat sich bisher noch nicht zum Uncore-Part der Zen-Architektur geäußert.

Präsentation zur Zen-Architektur auf der Hot Chips 28Präsentation zur Zen-Architektur auf der Hot Chips 28

Präsentation zur Zen-Architektur auf der Hot Chips 28

Die Naples-CPU, ebenfalls auf dem Event parallel zum IDF gezeigt, kommt mit 32 Kernen auf vier Zeppelin-Dies, die zusammengepackt und via weiterentwickeltem HyperTransport miteinander verknüpft sind. Entsprechend dürften hier 128 PCI-Express-Lanes und acht DDR4-Speicherkanäle zur Verfügung stehen. Über mehr als 5.000 Pins wird der Prozessor mit dem Sockel verbunden.

Derartige Details sind aber noch nicht offiziell von AMD bestätigt worden. Zu einem späteren Zeitpunkt will man sich zu einzelnen Modellen, deren Takt und Anzahl der Kerne äußern.

Präsentation zur Zen-Architektur auf der Hot Chips 28
Präsentation zur Zen-Architektur auf der Hot Chips 28

Social Links

Ihre Bewertung

Ø Bewertungen: 0

Tags

Kommentare (12)

#3
customavatars/avatar125190_1.gif
Registriert seit: 15.12.2009

Korvettenkapitän
Beiträge: 2367
Das sind dann 4 MB für einen Octacore. Kommt mir immer noch ein bisschen wenig vor.
#4
Registriert seit: 30.11.2012

Banned
Beiträge: 529
Wenn dafür die geschwindigkeit erhöht werden konnte, sollte es eig. Passen. Die sprungvorhersagen wurden auch verbessert soweit ich weis.
#5
customavatars/avatar3377_1.gif
Registriert seit: 15.11.2002
www.twitter.com/aschilling
[printed]-Redakteur
Tweety
Beiträge: 29102
Zitat Pazox;24857616
Das sind dann 4 MB für einen Octacore. Kommt mir immer noch ein bisschen wenig vor.


Zwei Cache-Segmente zu jeweils 1 MB pro Kern – also insgesamt 8 MB im CPU Complex klingen besser und auch mit dem überein, was AMD vorher schon sagte.
#6
customavatars/avatar125190_1.gif
Registriert seit: 15.12.2009

Korvettenkapitän
Beiträge: 2367
Ah okay, Danke. :D
#7
customavatars/avatar128299_1.gif
Registriert seit: 29.01.2010

Fregattenkapitän
Beiträge: 2626
Auf der Folie sind es 2MB pro Core, also 8MB L3 für 8 Kerne.
Ich bin gespannt wie zuletzt bei Bulldozer. Hoffentlich kommts diesmal so wie erhofft und mein Sandy kann in Rente :)
#8
Registriert seit: 30.11.2012

Banned
Beiträge: 529
Schade ich habe mein mobo und cpu gekillt, und bekomme jetzt nen athlon II 860k. Werde den übertakten und hoffen dass sich er umstieg lohnt.
#9
customavatars/avatar253208_1.gif
Registriert seit: 27.04.2016

Banned
Beiträge: 903
DON:

Was stimmt denn jetzt, pro Mudul 1MB L3 oder 2 MB? ...

Ein CPU Complex besteht doch dabei aus vier Kernen mit den L1 und L2 Caches, sowie anteilig einem L3 Cache von 2 MB pro Kern.
Die 8MB L3-Cache sind in 1MB-Segmente unterteilt, oder etwa nicht :confused:
#10
customavatars/avatar3377_1.gif
Registriert seit: 15.11.2002
www.twitter.com/aschilling
[printed]-Redakteur
Tweety
Beiträge: 29102
Pro CPU Complex mit 4 Kernen 8 MB. Diese teilen sich aber auf in 4x 2 MB und diese wiederum in 2x 1 MB.
#11
customavatars/avatar253208_1.gif
Registriert seit: 27.04.2016

Banned
Beiträge: 903
oki, also 4mal 2MB wäre mir neu, es sind 8 1MB Segmente.
wie das dann den Kernen zugeteilt wird hat ja nix damit zu tun.

Ich shau mir die Bilder aber nochmal an .... passt aber :)

www.golem.de/news/summit-ridge-das-kann-amds-cpu-architektur-zen-1608-122824.html

Bild 7

Jeder Kern wird wahrscheinlich auf 2MB schnell zugreifen können, wobei das für SMT geteilt wurde.
Tests müßten dann ermitteln wie schnell ein Kern auf die anderen Segmente zugreifen kann ...

Warum habt ihr nicht alle Bilder am Ende des Artikels angefügt?
#12
customavatars/avatar191989_1.gif
Registriert seit: 12.05.2013

Flottillenadmiral
Beiträge: 5056
Also kurz 4x2x1MB pro CCX (CPU Complex) welcher 4 Kerne hat. Ein 8 Kerner sollte also 16MB Cache haben wobei nur innerhalb eines solchen CCX die Zugriffszeiten sehr schnell gehen sollten.

Zitat
AMD betont aber, dass jeder Kern auf jeden Bereich des Caches im CCX mit der gleichen Latenz zugreifen kann.

https://www.computerbase.de/2016-08/amd-zen-architektur/
Um Kommentare schreiben zu können, musst Du eingeloggt sein!

Das könnte Sie auch interessieren:

Core i7-6950X im Test: Dicker Motor, alte Karosse

Logo von IMAGES/STORIES/GALLERIES/REVIEWS/6950X/6950X-LOGO

Intels letzter CPU-Launch ist schon eine Weile her - Ende Oktober 2015 testeten wir den Xeon E5-1230v5 auf Skylake-Basis, seitdem war zumindest im Desktop-Bereich nichts neues mehr vom Marktführer zu hören. Am heutigen Tag aktualisiert Intel endlich die High-End-Plattform und bringt mit dem Core... [mehr]

So schnell ist Kaby Lake: Erste eigene Benchmarks zum i7-7500U

Logo von IMAGES/STORIES/REVIEW_TEASER/INTEL_KABY_LAKE

Offiziell vorgestellt hat Intel die 7. Generation der Core-Prozessoren bereits Ende August, doch erst jetzt ist Kaby Lake in Form des ersten Notebooks verfüg- und damit testbar. Dabei handelt es sich um das Medion Akoya S3409 MD60226, in dem ein Core i7-7500U verbaut wird. Während das Notebook... [mehr]

Intel 'Kaby Lake': Die siebte Core-Generation im Detail vorgestellt

Logo von IMAGES/STORIES/LOGOS-2016/INTEL_7TH_CORE_GEN

Im Zuge der kommenden "Kaby Lake"-Plattform, deren breite Verfügbarkeit für das erste Quartal 2017 erwartet wird, nutzt Intel heute die Gelegenheit, die siebte Core-Generation offiziell im Detail vorzustellen und bereits ein paar Prozessoren auf den Markt zu bringen. Wir konnten uns bereits vor... [mehr]

Delid Die Mate im Test

Logo von IMAGES/STORIES/IMAGES/STORIES/GALLERIES/REVIEWS/2016/DDM/DDM

Seit der Ivy-Bridge-Generation verlötet Intel Die und Heatspreader nicht mehr miteinander, was leider in deutlich schlechteren Kern-Temperaturen resultiert. Abhilfe dagegen schafft nur das Delidding (das sogenannte „Köpfen“) der CPU sowie der anschließende Austausch der Wärmeleitpaste durch... [mehr]

Intel Core i7-7700K (Kaby Lake) nun ebenfalls in Benchmark gesichtet

Logo von IMAGES/STORIES/LOGOS-2015/INTEL3

Mittlerweile sind die ersten Benchmarks zum kommenden Intel Core i7-7700K (Kaby Lake) aufgetaucht und ergänzen damit die Werte zum Core i7-7500U. Die Ergebnisse wirken durchaus sehr glaubhaft, denn sie sind in der offiziellen Datenbank von Geekbench 4 zu finden. Getestet wurde der neue Prozessor... [mehr]

AMD nennt architektonische Details zu Zen - Summit Ridge mit Broadwell-E...

Logo von IMAGES/STORIES/LOGOS-2016/AMD-ZEN

Alle Journalisten, die von Intel auf das IDF eingeladen wurden, bekamen von AMD eine Einladung für ein eigenes Event im Hotel gegenüber. Also machte sich der Tross auf den Weg, um in einer Pressekonferenz neue Details über AMDs kommende Zen-Architektur und die Prozessoren zu erfahren. Erstmals... [mehr]