> > > > Intel-200-Chipsatzserie: Spezifikationen zu den Kaby-Lake-Chipsätzen durchgesickert

Intel-200-Chipsatzserie: Spezifikationen zu den Kaby-Lake-Chipsätzen durchgesickert

DruckenE-Mail
Erstellt am: von

Z170 chipsetBereits im Juni sind die ersten Informationen zu den Nachfolge-Prozessorarchitekturen für den aktuellen Sockel LGA1151 an die Öffentlichkeit getreten. Damals war von Kaby Lake und Cannonlake die Rede. Am gestrigen Tage sind auf Benchlife.info detailliertere Intel-Folien mit Spezifikationen zu den Kaby-Lake-Chipsätzen aufgetaucht, die von Intel als Zwischenstation zwischen den Skylake- und Cannonlake-Chipsätzen angedacht sind. Kaby Lake kann in etwa mit Haswell Refresh verglichen werden, für dessen Prozessoren die 9-Chipsatzserie für den Sockel LGA1150 ins Leben gerufen wurde.

Passend zu den Chipsätzen der 200er-Serie dürfte es demnach entsprechende Kaby-Lake-S-Prozessoren geben, die mechanisch und elektronisch vollständig mit dem Sockel LGA1151 kompatibel sein sollen. Demnach bestünde eine Abwärtskompatibilität zu den Skylake-S-CPUs. Zu den genannten Schlüsselfunktionen der 200er-Chipsatzserie gehören die nun insgesamt 30 HSIO-Lanes (High-Speed I/O) statt den bisherigen 26 HSIO-Lanes beim Z170-PCH mit verbesserter Port-Flexibilität. Dies bedeutet demnach, dass der größte Chipsatz, der sich vermutlich Z270 nennen wird, 24 PCIe-3.0-Lanes bereitstellen könnte. Also immerhin vier Lanes mehr als der Vorgänger.

img_5.jpg
Die Features der Intel-200-Chipsatzserie in der Übersicht

Dadurch würde der Weg für Intels neue Optane-3D-XPoint-Technologie für SSDs freigemacht, die von der Kaby-Lake-Plattform ebenfalls offiziell unterstützt werden soll. Zudem soll die VP9-10-Bit- und HVEC-10-Bit-Verarbeitung nun von den Kaby-Lake-S-Prozessoren hardwareseitig übernommen werden, sodass selbst 5K-Auflösungen kein Problem darstellen sollen. Intels Skylake-S-CPUs bewältigen die Verarbeitung der beiden Codecs aktuell softwareseitig. Zudem soll der integrierte Speichercontroller überarbeitet werden und nun nativ DDR4-2400-DIMMs mit einer Spannung von 1,2 V unterstützen. Weiterhin soll der IMC aber auch DDR3L-Module mit einer VDIMM von 1,35 V annehmen. Die Kaby-Lake-S-Prozessoren selbst sollen erneut maximal 16 PCIe-3.0-Lanes für Grafikkarten mitbringen.

img_5.jpg
Die Kaby-Lake-Plattform in der Übersicht

Unverändert dürften dagegen die chipsatzseitigen maximal sechs SATA-6GBit/s- und zehn USB-3.0-Ports sein. Die entsprechenden, weiteren neuen Chipsätze werden sicherlich wieder in etwas abgespeckter Form auf den Markt gebracht. Die siebte Core-Generation der 7XXXer-Serie dürfte aus unterschiedlichen SKUs in den drei TDP-Stufen 35 W, 65 W und 95 W angeboten werden, wobei die letzte Stufe (Enthusiast Quad Core) sicherlich den K-Modellen vorbehalten sein dürfte. Somit würde im gleichen Zug ersichtlich werden, dass Intel zumindest mit der Kaby-Lake-Plattform die Einführung der Hexa-Core-Prozessoren für den Midrange-Bereich nicht vorsieht. Intel-Prozessoren mit sechs Kernen und mehr dürften also weiterhin ausschließlich der Enthusiasten-Plattform zugesichert sein. Mit den im nächsten Jahr erwarteten Broadwell-E-CPUs soll der Core i7-6950X als Flaggschiff mit zehn Kernen bestückt sein.

Wann es im nächsten Jahr mit den Kaby-Lake-Mainboards und den Prozessoren losgehen wird, steht aktuell noch nicht fest. Zuvor jedoch dürften die Kaby-Lake-U-CPUs für die Notebooks an den Start gehen.

Social Links

Kommentare (20)

#11
customavatars/avatar220193_1.gif
Registriert seit: 29.04.2015

Banned
Beiträge: 965
Zitat Tigerfox;24057308
Den DMI hat man gerade erst auf 3.0 erhöht, da die Chipsätze nun auch endlich PCIe3.0 beherrschen. DMI 4.0 gibt es erst, wenn CPU und Chipsatz PCIe4.0 beherrschen - was noch eine Weile dauern dürfte.

wahrscheinlich weis er nicht, daß sich DMI3.0 auf PCIe 3.0 bezieht!
er meint sicher mehr Lanes, was aber eh nicht nötig ist, den blödsinn plappern nur immer alle nach.
#12
customavatars/avatar63700_1.gif
Registriert seit: 10.05.2007


Beiträge: 12880
Frage mich aber, warum so viele Boards für USB Type-C einen Extra Chip verbauen.

Und für ein paar mehr Lanes würde ich nie und nimmer aufrüsten. Glück für intel, dass es auch Kunden wie elchupacabre gibt. ;)
#13
customavatars/avatar220193_1.gif
Registriert seit: 29.04.2015

Banned
Beiträge: 965
verwechselst du Type-C mit USB 3.1?
#14
customavatars/avatar63700_1.gif
Registriert seit: 10.05.2007


Beiträge: 12880
Möglich.
#15
Registriert seit: 30.08.2014

Banned
Beiträge: 7060
Zitat Bob.Dig;24059189
Frage mich aber, warum so viele Boards für USB Type-C einen Extra Chip verbauen.

Und für ein paar mehr Lanes würde ich nie und nimmer aufrüsten. Glück für intel, dass es auch Kunden wie elchupacabre gibt. ;)


Ich kaufe eh ausschließlich gebraucht und das nur alle paar Jahre. Wie du siehst, ist meine aktuelle Plattform älter als deine^^
#16
Registriert seit: 30.04.2008
Civitas Tautensium, Agri Decumates
Bootsmann
Beiträge: 667
Zitat ELKINATOR;24057480
wahrscheinlich weis er nicht, daß sich DMI3.0 auf PCIe 3.0 bezieht!
er meint sicher mehr Lanes, was aber eh nicht nötig ist, den blödsinn plappern nur immer alle nach.


Stell Dir vor Elkinator, es soll Leute geben, die wissen, daß DMI3.0 auch nichts anderes ist als ein PCIe3.0-Root-Complex mit 4 Lanes. Die Zeiten, als real 3,2GB/s Durchsatz mal viel waren, sind längst vorbei, insbesondere, wenn das alles ist, was der gesamten Peripherie zur Verfügung steht.
Intel sollte sich von dieser Billigheimerlösung endlich verabschieden.
#17
Registriert seit: 05.07.2010

Admiral
Beiträge: 12062
Zitat Tigerfox;24057308
Indes finde ich es übertrieben, DMI3.0 als Nadelöhr zu beschreiben - es gibt keine Einzelkomponente am PCH, die mehr Bandbreite benötigt und das mehrere Komponenten gleichzeitig mit voller Bandbreite mit der CPU kommunizieren wollen, etwa zum Speicherzugriff, ist sehr selten.
Da muss ich nun aber wirklich widersprechen, denn der Z170 hat ja extra 3 x PCIe 3.0 x4 für SSDs die über den RST unterstützt und zu einem RAID 0 kombiniert werden können. Damit stimuliert Intel doch die Nutzung von PCIe SSDs im RAID und schon zwei 950 Pro oder SM951 im RAID 0 liefern beim mehr Bandbreite als über DMI 3 gehen können. Eine Aufweitung auf 8 statt 4 PCIe Lanes wäre daher schon angebracht, zumal wenn es nun noch mehr HSIO und PCIe Lanes im Chipsatz gibt.
#18
customavatars/avatar46160_1.gif
Registriert seit: 29.08.2006
Bochum
Fregattenkapitän
Beiträge: 2588
Auch da liegt die Vorstellung zugrunde, dass tatsächlich ständig der gesamte RAID0-Verbund mit voller Bandbreite mit der CPU bzw. dem RAM kommunizieren muss.
Muss er aber äußerst selten. Und auch wenn man 2 bis 3 M.2-SSDs phne RAID0 nutzt, kommunizieren diese eher untereinander als über CPU und RAM miteinander.

Außerdem ist RAID0 bei SSDs sinnlos. Die Latenzen werden schlechter, dafür steigen die sequentiellen Transferraten auf beeindruckende Werte - wovon man nur dann was merkt, wenn man ständig gigantische Dateien hin- und her schiebt. Die zufälligen Zugriffe werden auch eher schlechter als besser.

Man muss auch mal sagen, dass niemand eine bessere Lösung hat. Die letzten hochgeschwindigkeitsverbindung für diesen Zweck waren AMDs Hypertransport und Intels Quickpath. Beide sind extrem ähnlich, AMD hat bei den letzten Bulldozer-Opteron 6,4GT/s (->3,2GHz x 16-Bit x 2 = 12,8 GB/s), Intel hat bei Haswell-EP/EX 9,6GT/s (->4,8GHz x 16-Bit x 2 = 19,2 GB/s), wobei beide FullDuplex unterstützen. Theoretisch kann HT auch 32-Bit, wurde aber nie umgesetzt.

AMDs AM3+-CPUs binden den Chipsatz so an, hier sitzen aber auch noch die PCIe-Lanes für die Graka darin, so dass HT deren Kommunikation mit der CPU seit PCIe3.0 die Grakas eher ausbremst (12,8GB/s vs. ~16GB/s bei PCIE3.0 x16). Bei Intel gibt es das nurnoch bei Xeons für Multi-CPU-Systeme, auch wenn die CPUs der S2011(-3)-Plattform die nötige Technik auch noch haben dürften. Es wird ansonsten nur zur Kommunikation der CPUs untereinander eingesetzt.

Warum benutzt man nicht einfach diesen Bus zur Anbindung der Chipsätze? Weil es nicht nötig ist bzw. sich nicht lohnt! Dank der jeweils auf 4xPCIe basierenden Verbindungen spart man sich im DIE die ganze aufwendige Technik und es reicht trotzdem. Es wäre wahrscheinlich effizienter, die Anbindung auf 8x, 12x oder 16x PCIe zu erhöhen, als nur für diese eine Verbidung zwischen CPU und Chipsatz die Transistoren für den ganz anderne BUS zu nutzen.

Zu Zeiten von Athlon 64 vs Intel Pentium/Core2 war HT aber einfach genial. So konnte man einfach einen HT-Tunnel mit beliebig vielen PCIe-Lanes mit einer beliebigen Southbridge als Cave kombiniert werden. Nvidia hat seine Chipsätze als Cave mit ausreichen PCIe-Lanes für normale Systeme konzipiert und konnte so einfach einen Tunnel mit 16 weiteren Lanes für SLI mit 2x16 Lanes dazwischenpacken. Mit einem Chip mit Frontsidebus, PCIe und HT konnte man die AMD-Chips sogar auf der Intelplattform als Southrbidge verwenden.
AMD hingegen hat seit eh und je (fast) alle PCIe-Lanes in den Tunnel als Northbridge gepackt und davon mehrere Varianten entwickelt, während es meits nur eine, später zwei Southbridges gab.

Man könnte so auch heute noch auf ein und derselben Plattform mit weniger als 32 Lanes in der CPU diese beliebig erweitern.
#19
Registriert seit: 05.07.2010

Admiral
Beiträge: 12062
Nichts kann man Chipstz direkt untereinander kommunizieren, schon gar nicht SSDs, sonst könnte z.B. der Virenfinder keinen Blick auf die Daten werfen. Zumindest unter Windows geht immer alles über die CPU und wird auch im RAM gecacht, was zwischen den Geräten am Chipsatz transportiert wird, es muss also zweimal über DMI, aber zum Glück kann PCIe ja in beiden Richtungen gleichzeitig Daten übertragen.
#20
customavatars/avatar12016_1.gif
Registriert seit: 21.07.2004
Wien
Flottillenadmiral
Beiträge: 5599
Zitat Tigerfox;24060967
...Und auch wenn man 2 bis 3 M.2-SSDs phne RAID0 nutzt, kommunizieren diese eher untereinander als über CPU und RAM miteinander.

Wie Holt schon schrieb ist das leider so nicht möglich. Bei einer Kopie geht soviel ich weiß immer alles über den RAM (als Cache) und somit auch über die CPU (da diese den Speichercontroller inne hat). Somit wäre hier wohl tatsächlich ein Sockel 2011-3 Sys wo man mehrere M.2 SSDs über PCI-E mit der CPU verbindet (Mainboard bzw. Adapterkarten und PCI-E Slots) im Vorteil als wenn man das gleiche Setup auf einem 1151 System nutzt wo die ganzen M.2 an den Chipsatz gebunden wären.

Zitat Tigerfox;24060967

[QPI]
Warum benutzt man nicht einfach diesen Bus zur Anbindung der Chipsätze? Weil es nicht nötig ist bzw. sich nicht lohnt! Dank der jeweils auf 4xPCIe basierenden Verbindungen spart man sich im DIE die ganze aufwendige Technik und es reicht trotzdem. Es wäre wahrscheinlich effizienter, die Anbindung auf 8x, 12x oder 16x PCIe zu erhöhen, als nur für diese eine Verbidung zwischen CPU und Chipsatz die Transistoren für den ganz anderne BUS zu nutzen.

Da bin ich Deiner Meinung.
Bei Intel ist der QPI bei den Desktop Modellen inkl. Xeon E3 bestimmt nicht mehr vorhanden. Deswegen sind hier auch keine Multisockel Lösungen mehr möglich. Wie Du schon sagst reichen die 4 x PCI-E (aktuell 3.0) als DMI (3) für 99% der Einsatzzwecke für die diese Architektur gedacht ist aus. Und wenn das tatsächlich nicht langt muß man wohl auf größere Lösungen (2011-3/-1) setzen.

@Topic
Okay also nur ein mildes Chipsatz Update ...
Interessant zu wissen wäre es ob Kaby Lake abwärtskompatibel zu den 100er Chipsätzen ist oder ob das ähnlich den 90er und 80er Chipsätzen nicht immer möglich ist. Und falls ja was für Einschränkungen zu erwarten sind. Die 4 zusätzlichen PCI-E Lanes des Chipsatzes sind logisch. Die VP9-10-Bit- und HVEC-10-Bit-Verarbeitung geschieht ja in der CPU (iGPU) somit sollte dies auch am alten Chipsatz nutzbar sein, nur gibt es hier dann Einschränkungen der max. Auflösung? DDR4-2400 (ohne OC) dann auch nutzbar?
We will see ...
Um Kommentare schreiben zu können, musst Du eingeloggt sein!

Das könnte Sie auch interessieren:

Intel soll Chipsätze um USB 3.1 und WLAN erweitern

Logo von IMAGES/STORIES/LOGOS-2015/INTEL3

Der Chipriese Intel könnte laut einem Bericht der Branchenzeitung DigiTimes zukünftig seine Chipsätze aufwerten. Demnach sollen die Chipsätze zukünftig neben USB 3.1 auch ein WLAN-Modul integriert haben. Mit diesem Schritt wären Zusatzchips von anderen Herstellern auf dem Mainboard nicht mehr... [mehr]

Chipsatz Z270 und H270 für Intel Kaby Lake bietet kaum Neuerungen

Logo von IMAGES/STORIES/LOGOS-2015/INTEL3

Intel mit zusammen mit den Prozessoren aus der Kaby-Lake-Generation auch neue Chipsätze vorstellen. Neben dem Z270 soll auch der H270 veröffentlicht werden. Die Kollegen von Benchlife haben nun die angeblichen finalen technischen Daten der Chipsätze zugespielt bekommen und anscheinend ändert... [mehr]