AMD Bulldozer "Zambezi" 32nm "New CPU Architecture" Sockel AM3+ [Part 3]

[mayer2]

ich weiß zwar nicht was blau und grün ist :-) ich dachte nur man weiß ~ etwas über vc bei ca. 30% OC.

Und hat sich AMD mal irgendwo und irgenwie übers Hardware TCPA geäußert wie es Intel ja so schön heimlich durchs Hintertürchen (SB) eingeführt hat.

[Duplex]

Blau = Intel
Grün = AMD

[y33H@]

Grün = NV
Rot = AMD
Blau = Intel

[Duplex]

Glaube du verwechselst AMD mit ATI, jetzt zurück zum Thema, ist offtopic.

[Nimrais]

Lasst das mit den Farben.

Dunkelgrün=AMD
Hellgrün=Nvidia
Blau=Intel
Rot=ATI (gibts nicht mehr)

[HardlineAMD]

Hier gehts um CPUs, Klugscheißer.

[Dan Kirpan]

Ich steige jetzt auch mal in die Diskussion ein, da ich mich hierfür schon länger interessiere

Ich würde auf der einen Seite gerne mal wissen wieso die "Module" des Bulldozers nicht als vollwertige Kerne annerkant werden. Es ist doch dem Hersteller überlassen ob der den L2-Cache dem einzelnen Kern zuordnet, oder 2 Kernen. Und es kann doch trotzdem sein das ein Kern dann schneller ist als einer von Sandy Bridge. Also ein Kern und nicht ein Modul. Das bedeutet das ein 4 Kerner mit 2 Modulen einen Sandy Bridge schlagen kann weil die Architektur effizenter ist.
Oder ist es so sicher das AMD nur durch seine Kerne die Leistung skalieren wird???

Ich denke auch darüber nach mir einen neuen PC zu bauen. Lohnt es sich von einem Core 2 Quad Q9550 auf einen Bulldozer hochzurüsten, was die wahrscheinlich Leistung angeht?

Gruß Dan Kirpan

[Duplex]

Ich würde auf der einen Seite gerne mal wissen wieso die "Module" des Bulldozers nicht als vollwertige Kerne annerkant werden. Es ist doch dem Hersteller überlassen ob der den L2-Cache dem einzelnen Kern zuordnet, oder 2 Kernen.

Bulldozer hat CMT Module, hier müssen sich die 2 Integer Cores pro Modul die Ressourcen siehe Grafik teilen, deshalb ein CMT Modul > 1 Physischer Core > Windows > 2 Cores.



Und das hier ist ein CMP Modul, wie man auf der Grafik sieht hat jeder Integer Core seine eigenen Ressourcen zur verfügung, CMP ist also ein echter Dual Core Modul mit 2 vollwertigen Kernen, den gibt es aber nicht, sondern nur obiger CMT Bulldozer.

Und es kann doch trotzdem sein das ein Kern dann schneller ist als einer von Sandy Bridge. Also ein Kern und nicht ein Modul. Das bedeutet das ein 4 Kerner mit 2 Modulen einen Sandy Bridge schlagen kann weil die Architektur effizenter ist.

Intel hat grundsätzlich mehr IPC (Leistung pro Takt) + SMT, AMD setzt auf mehr Takt + Integer Cores statt SMT. In Multithreading wird Zambezi mit Sicherheit schneller als ein SB 4C/8T.

Zu der Leistung pro Kern kann man aktuell noch nicht viel sagen außer spekulieren, wenn 1 integer Core aus einem Modul alleine arbeitet, dann hat er alle Ressourcen inkl. Cache, das heißt 1 Core aus einem Modul hat dann mehr IPC + mehr Turbo Takt.

[classic437]

wie sieht es denn mit den Anwendungen aus ? Müssen die 8 threads verarbeiten können oder nur 4 um das volle Potential von den CPUs auszuschöpfen ?
Was bringen mir die vielen Kerne/Threads, die die CPU verarbeiten kann, wenn sie im Endeffekt garnicht genutzt werden...
Die meisten Programme, die man so nutzt, nutzten ja nur 2 cores, wenn überhaupt, und Spiele fangen gerade erst an von quadcore zu profitieren und selbst da hält es sich in Grenzen.

[miriquidi]

Müssen die 8 threads verarbeiten können oder nur 4 um das volle Potential von den CPUs auszuschöpfen ?

Für das volle Potential: 8 Threads. Lässt man nur vier Theads laufen, steigt relativ zu Acht Threads jedoch die Geschwindigkeit pro Thread. Insofern ist es nicht mit 'homogenen' Kernen wie bei einem AMD Phenom zu vergleichen.

Auch ohne das genaue Auslastungsszenario zu kennen, kommen wir bei diesen Werten nach herausrechnen der Verluste durch NT und Wandler dem TDP-Rahmen von 95W schon recht nahe.

Ein Messwert - Zwei Interpretationen. Wir werden sehen, wer Recht behält.

[classic437]

inwiefern steigt denn die Geschwindigkeit, wenn nur 4 Threads verwendet werden ? Durch Takterhöhung oder dadurch, daß wenn nur ein Kern gebraucht wird pro Modul, dieser Kern auf alle Resourcen des Moduls zurückgreifen kann und wie hoch steigt die Geschwindigkeit im Vergleich zu einem 4 Kern/4 Thread Prozessors ?

[Mondrial]

Richtig. Erstens kann die CPU dann durch den "neuen" Turbo möglicherweise höher getaktet werden und zweitens kann der Kern dann auf alle geteilten Ressourcen(Flex-FPU, Shared L2) des gesamten Moduls zugreifen. Aber ich glaube nicht, dass dir jetzt schon jemand den Performancegewinn nennen kann. Das müssen erst Tests zeigen.

[[HOT]]

So wie es aussieht, takten die Kerne sowieso schon auf mindestens 4 GHz mit Turbo. Wenn die CPU nur 4 Threads bekommt (unter Win7+) takten die Kerne jeweils höher, weil nur ein Kern pro Modul benötigt wird. Soweit die Theorie. Wenn wir jetzt also das Topmodell nehmen (offenbar 3,5GHz Grundtakt) taktet das Frontend auf 3,5GHz und die Kerne mit 4GHz. Sollte die CPU weniger Threads bekommen, takten die Kerne dann meinetwegen auf 4,3GHz (wieviel genau weiss bisher keiner) und die brachliegenden Kerne werden entsprechend runtergetaktet. Da besteht auch die einzige Gemeinsamkeit mit dem bisherigen TurboCore des Thuban.
Die Kerne (=Integer-Cluster) sind nach bisherigen Erkenntnissen absolute Hochtakt-Designs (kleiner Cache, schlankes Design), während der Rest der CPU für relativ normale Taktraten ausgelegt ist. Ein großes Fragezeichen steht noch an der FPU. Ob die auf Basistakt läuft oder auch den Turbo nutzen kann ist bisher völlig offen.

[Duplex]

wie sieht es denn mit den Anwendungen aus ? Müssen die 8 threads verarbeiten können oder nur 4 um das volle Potential von den CPUs auszuschöpfen ?

In Multithreading natürlich alle Cores.
Wie das später in Games geregelt wird ist nicht bekannt, evtl. arbeitet 1 Core aus einem Modul mit dicken Turbo >1Ghz+ & Modul Ressourcen allein, ist aber nur eine Spekulation.

Was bringen mir die vielen Kerne/Threads, die die CPU verarbeiten kann, wenn sie im Endeffekt garnicht genutzt werden...
Die meisten Programme, die man so nutzt, nutzten ja nur 2 cores, wenn überhaupt, und Spiele fangen gerade erst an von quadcore zu profitieren und selbst da hält es sich in Grenzen.

Bulldozer hat Power & Clock-Gating
Theoretisch kann man damit z.b. 3 Module stromlos deaktivieren, dann kann Modul 1 bis 125W TDP sehr hoch takten, keine plan wie AMD das programmiert hat?

[tr0pic]

amd geht wohl in Richtung intelligente CPU, je nach anwendug werden unterschiedlich viele kerne mit unterschiedlichem Takt betrieben klingt Interessant, dass nenne ich enthusiasmus wenn die Spieleentwickler nicht auf multicores setzten wie sich das einige wünschen, dann wird eben von seitens der CPU entwickler das Steuer in die Hand genommen^^

[classic437]

hört sich sehr gut an, was ihr da schreibt.

[mr.dude]

Was bringen mir die vielen Kerne/Threads, die die CPU verarbeiten kann, wenn sie im Endeffekt garnicht genutzt werden...

Wenn sie dir nichts bringen, darfst du auch gerne zu einem 2- oder 3-Modul Modell greifen.

Die meisten Programme, die man so nutzt, nutzten ja nur 2 cores, wenn überhaupt, und Spiele fangen gerade erst an von quadcore zu profitieren und selbst da hält es sich in Grenzen.

Schon mal was von Multitasking gehört? Man hat nicht immer nur eine Anwendungen laufen. Ich merke es bei mir besonders in einem Fall, wo mehr als ein Prozess am werkeln ist. Mein X2 läuft da schon am Limit und schreit nach mehr Kernen.

[classic437]

Stimmt, mein E6300 fragt mich auch jeden Tag, wann er denn endlich in Rente gehen darf

mfg

[mr.dude]

Übrigens, der Software Optimization Guide für Bulldozer ist jetzt verfügbar.

Ich habe es nur mal kurz überflogen. Dennoch ein paar interessante Details am Rande. Manches ist schon bekannt, anderes noch nicht. Modul wird hier übrigens als Compute Unit bezeichnet.

Bulldozer ist ein 4-fach superskalares Design, kann also bis zu 4 x86-64 Instruktionen pro Takt verarbeiten. K10 konnte bisher nur 3 x86-64 Instruktionen pro Takt verarbeiten.

Während K10 ein 32-byte fetch window hatte, besitzt Bulldozer deren zwei. Weiterhin wird hier von einem "fast or slow mode" gesprochen. Was das genau ist, fragt man sich ja schon länger. Es scheint wohl eine Technik auf Logikebene sein und nicht einfach nur Takt.

Die Beziehung von L1 und L2 ist inklusive. Dh, Inhalte des L1 werden automatisch im L2 gespeichert. Wohl auch deshalb hat man einen relativ grossen L2 gewählt. Man spricht hier auch von einem sogenannten Write-Through Cache. Also immer wenn eine Schreibaktion durchgeführt wird, geschieht dies in L1D und L2. L1 und L2 in K10 waren exklusive.

L1I: 64-Kbyte 2-way set-associative
L1D (2x): 16-Kbyte 4-way predicted, 4 Takte Latenz
L2: full speed, Grösse und Assoziativität variabel, 18-20 Takte Latenz
L3 (shared on chip): bis zu 8 MiB mit 2 MiB sub-caches, non-inclusive victim cache

Es gibt zwei Load/Store Einheiten pro Compute Unit, zwei 128-bit Loads und ein 128-bit Store pro Load/Store Einheit.

Unaligned SSE MOVs arbeiten nun so effizient wie die aligned Versionen. Generell arbeitet load-execute SIMD und x87 Code nun effizienter als zuvor. Separates Laden in Register, um diese dann mit Rechenbefehlen weiterzuverarbeiten, wird nicht mehr empfohlen.

20 Takte Penalty für falsche Vorhersagen für bedingte und indirekte Sprünge, 15 Takte Penalty für unbedingte Sprünge.

Es gibt 4 Ausführungseinheiten pro Integer Cluster. Zwei für arithmetische, logische und Shift Operationen (EX) und zwei für Adressgenerierung und einfache ALU Operationen (AGLU). Wie also schon mal spekuliert, die AGLUs sind nicht nur einfache Adressgeneratoren wie in K10, sondern können auch einfache arithmetische und logische Operationen durchführen. Wir haben also einen maximalen theoretischen Durchsatz von 4 Integer Operationen pro Takt im Vergleich zu 3 bei K10.

[giga lightstorm]

Dazu hab ich eine Verständnisfrage: Wie kann etwas simultan in L1 und L2 Cache geschrieben werden, wenn der L1 Cache nur 4, der L2 Cache aber 18 Takte Latenz hat? Muss dann nicht der L1 auf den L2 warten?


Und wie wird eigentlich verhindert, dass der Rechner abstürzt, wenn das Powergating einen Kern abschaltet? Normalerweise muss man Windows doch vor Systemstart sagen, auf wie vielen Prozessoren es laufen soll.

[HardlineAMD]

Dazu hab ich eine Verständnisfrage: Wie kann etwas simultan in L1 und L2 Cache geschrieben werden, wenn der L1 Cache nur 4, der L2 Cache aber 18 Takte Latenz hat? Muss dann nicht der L1 auf den L2 warten?


Und wie wird eigentlich verhindert, dass der Rechner abstürzt, wenn das Powergating einen Kern abschaltet? Normalerweise muss man Windows doch vor Systemstart sagen, auf wie vielen Prozessoren es laufen soll.

Wenn du die Funktionsweise verstehen würdest, dann hättest du nicht solch immens unsinnigen Fragen gestellt.
Du liegst meines Wissens nach mit allem falsch.

[Nimrais]

Dann erklährs uns Hardline

Er hat nämlich nicht mal eine Aussage gemacht sondern eine (zwei) Fragen gestellt die mich auch interessieren würden...

[mr.dude]

Dazu hab ich eine Verständnisfrage: Wie kann etwas simultan in L1 und L2 Cache geschrieben werden, wenn der L1 Cache nur 4, der L2 Cache aber 18 Takte Latenz hat? Muss dann nicht der L1 auf den L2 warten?

Latenzen beziehen sich üblicherweise auf Lesezugriffe, nicht auf Schreibzugriffe. Genau genommen heisst es im Dokument "load-to-use latency". Natürlich brauchen Schreibzugriffe auch eine gewisse Zeit. Ist hier aber nebensächlich. Die Vermeidung von Inkonsistenzen ist wieder ein anderes Thema, -> Kohärenz.

Und wie wird eigentlich verhindert, dass der Rechner abstürzt, wenn das Powergating einen Kern abschaltet? Normalerweise muss man Windows doch vor Systemstart sagen, auf wie vielen Prozessoren es laufen soll.

Power-Gating ist keine Technik, wo einfach ein Schalter umgelegt wird und das war es dann. Da passiert auf Hardwareebene einiges. Im Gegensatz zu Clock-Gating, wo man praktisch taktweise steuern kann, kann das Aktivieren von Power-Gating schon mal mehrere hundert Takte dauern. Dem Betriebssystem wiederum ist es völlig egal, was die Hardware macht. Das Betriebssystem sagt doch nur "Prozessor A führe Instruktion X aus" oder "Prozessor B führe Instruktion Y" aus. Sollte ein Prozessor mal keine Instruktionen zur Ausführung erhalten, was vom Betriebssystem mit einer WAIT Instruktion oder ähnlichem signalisiert wird, ist das die Möglichkeit für den Prozessor, in einem Sparmodus zu wechseln. Entweder wird dann Takt und Spannung gesenkt (Clock-Gating) oder der Prozessor wird komplett stromlos geschaltet (Power-Gating).

[giga lightstorm]

Ok Danke.

Ich rechne nun mit einer großen Steigerung der IPC ( > 25%) gegenüber K10.5.

[Duplex]

Ok Danke.

Ich rechne nun mit einer großen Steigerung der IPC ( > 25%) gegenüber K10.5.

BD Modul vs. K10 Dual Core oder BD Inter-Core vs. K10 Core?

Server Specrate 50% Speedup vs. MC bei 33% mehr Kerne,
macht also pro Core 12,5% mehr IPC als K10, hat BD mehr Basistat, dazu mehr Nortbridge Takt, dann ist die IPC weitaus geringer.